Le dimensioni geometriche raggiunte dai transistor MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) sono ormai tali da rendere alla portata della capacità tecnologica di un moderno impianto di produzione di circuiti integrati ad altissima densità (ULSI) la realizzazione di dispositivi elettronici la cui operazione è dominata da fenomeni quantistici e da effetti legati all'energia coulombiana associata al trasferimento di singoli elettroni. Tali effetti, da tempo studiati nell'ambito della fisica dei sistemi mesoscopici, sono diventati di interesse applicativo dopo le prime dimostrazioni di funzionamento a temperatura ambiente di memorie a semiconduttore basate sull'intrappolamento di singoli elettroni. L'idea base di questa nuova classe di memorie è quella di usare uno o più dot di silicio cristallino o altro semiconduttore immersi in un dielettrico sovrastato da una gate di controllo e nelle vicinanze di un FET. Lo stato di carica dei dot rappresenta l'informazione contenuta nella memoria e può essere modificato applicando una opportuna differenza di potenziale tra la regione di canale del FET e la gate di controllo. Lo stato di carica dei dot determina la tensione di soglia del FET e può dunque essere letto esternamente, rendendo disponibile il contenuto della cella di memoria. Questo concetto è nella sostanza simile a quello di una memoria non volatile con floating gate, ma la fisica del trasporto di carica tra floating gate e canale cambia profondamente se il primo diventa un dot di semiconduttore di dimensioni ridotte a pochi nanometri. In tal caso infatti l'energia associata al caricamento del dot con un singolo elettrone diviene confrontabile o maggiore dell'energia termica kT anche a temperatura ambiente e il caricamento del dot è regolato da un effetto noto come quantum Coulomb blockade.
In questo campo e nel corso di questo anno di attività l'IMETEM ha raggiunto importanti risultati, grazie anche alla fruttuosa collaborazione con la STMicroelectronics. L'oggetto del nostro studio è la realizzazione, la caratterizzazione e il modeling di celle di memoria con una struttura tipo memoria non volatile flash in cui esistono però alcune fondamentali differenze rispetto all'archittettura standard. In particolare, l'ossido di tunnel è ultra-sottile e il floating gate in polisilicio è sostituito da un insieme di nanocristalli di silicio immersi in ossido. Questo schema potrebbe offrire notevoli vantaggi rispetto alle strutture flash standard: una diminuzione delle tensioni di scrittura e cancellazione; una riduzione dei consumi di potenza; un miglioramento dell'affidabilità del dielettrico di tunnel rispetto alla degradazione ad alto campo elettrico; la possibilità di riduzione spinta delle dimensioni geometriche della cella elementare e la conseguente potenzialità a realizzare matrici di memoria con grande capacità (sopra 1 Gb).
La microscopia elettronica in trasmissione è uno strumento importante per analizzare queste nanostrutture. Le strutture che abbiamo realizzato sono formate tipicamente a partire da un substrato di Si su cui è cresciuto un ossido di tunnel ultra-sottile (3 nm), seguito uno strato di nanocristalli di dimensione dell'ordine di 3-4 nm, completamente ricoperto da uno strato ultra-sottile di SiO2 depositato, che viene a sua volta incapsulato entro un control gate di polisilicio. I dot di silicio, formati per deposizione chimica da fase vapore (CVD) di SiH4 su substrati ossidati, sono in grado di immagazzinare carica: lo stato di carica può essere valutato, ad esempio, determinando lo spostamento della tensione di banda piatta, misurato a partire dalle caratteristiche ad alta frequenza capacità - tensione (C-V) di condensatori MOS. L'andamento dello spostamento di tensione di banda piatta, misurato a temperatura ambiente su condensatori MOS, in funzione della tensione di scrittura mostra un comportamento caratteristico. Per basse tensioni di scrittura si osserva un rapido incremento della tensione di banda piatta, seguito da un plateau tra 4 e 6 V, e una leggera diminuzione per un ulteriore aumento della tensione di scrittura. È importante osservare che lo spostamento di tensione di banda piatta osservato nella zona di plateau corrisponde all'intrappolamento di un singolo o pochi elettroni per grano. Non è dunque da escludersi che il plateau sia dovuto a quantum Coulomb blockade.
Le misure delle caratteristiche di scrittura, cancellazione e ritenzione di carica in funzione delle tensioni di polarizzazione e della durata dei segnali applicati effettuate su prototipi di celle di memoria hanno dato risultati molto promettenti. In regime di tunnel diretto è possibile scrivere e cancellare le celle di memorie in tempi dell'ordine di 1 ms. La ritenzione di carica è ottima (certamente superiore a 10 ore a 200 °C). In conclusione, sulla base dei risultati ottenuti è ragionevole ritenere che questo struttura rappresenta un candidato molto promettente per la realizzazione di generazioni future di memorie non volatili a semiconduttore ad altissima densità.
Focus