Consiglio Nazionale delle Ricerche

Tipo di prodottoContributo in atti di convegno
TitoloLow Complexity Multiuser Detectors for TD-SCDMA Systems: Design and Implementation
Anno di pubblicazione2004
FormatoCartaceo
Autore/iA. Bifano, V. Rampa
Affiliazioni autoriDipartimento di Elettronica e Informazione, Politecnico di Milano; Istituto di Elettronica e di Ingegneria dell'Informazione e delle Telecomunicazioni, CNR
Autori CNR e affiliazioni
  • VITTORIO RAMPA
Lingua/e
  • inglese
AbstractIn TD-SCDMA systems, multiuser detection (MUD) algorithms are adopted at the base station to reduce multiple access (MAI) and inter-symbol interference (ISI). MMSE MUD algorithms solve a linear problem where the system matrix has a block Toeplitz shape. While exact inversion techniques impose an intolerable computational load, reduced complexity algorithms may be efficiently employed. In this paper we will introduce a novel detector scheme that uses the block Bareiss algorithm and compare it in terms of complexity, performance figures and HW feasibility issues with respect to well know algorithms found in literature. Finally, the most effective algorithm will be implemented using standard VHDL (VHSIC Hardware Description Language) techniques and a FPGA (Field Programmable Gate Array) device will be presented.
Lingua abstractinglese
Altro abstract-
Lingua altro abstract-
Pagine da444
Pagine a448
Pagine totali5
Rivista-
Numero volume della rivista-
Serie/CollanaSoftCOM ... (CD-ROM)
Attiva dal 2000
Editore: FESB, - Split
Paese di pubblicazione: Croazia
Lingua: inglese
ISSN: 1848-1744
Titolo chiave: SoftCOM ... (CD-ROM)
Titolo proprio: SoftCOM ... (CD-ROM)
Titolo abbreviato: SoftCOM (CD-ROM)
Titolo alternativo: SoftCOM (International Conference on Software in Telecommunications and Computer Networks)(CD-ROM) (CD-ROM)
Titolo del volumeSoftCOM 2004, Proceedings of the 12th International Conference on Software, Telecommunications & Computer Networks
Numero volume della serie/collana1
Curatore/i del volume-
ISBN953-6114-69-0
DOI-
Editore
  • FESB, University of Split, Split (Croazia)
Verificato da refereeSì: Internazionale
Stato della pubblicazione-
Indicizzazione (in banche dati controllate)-
Parole chiaveToeplitz matrices, code division multiple access, intersymbol interference, block- Bareiss algorithm
Link (URL, URI)http://www.fesb.hr/SoftCOM/2004/
Titolo convegno/congresso12th International Conference on Software, Telecommunications & Computer Networks, (SoftCOM 2004)
Luogo convegno/congressoDubrovnik and Split, Croatia and Venice, Italy
Data/e convegno/congresso10-13/10/2004
RilevanzaInternazionale
RelazioneContributo
Titolo parallelo-
Note/Altre informazionihttp://www.fesb.hr/SoftCOM/2004/ Nel 2004 gli atti della conferenza erano disponibili solo in formato cartaceo.
Strutture CNR
  • IEIIT — Istituto di elettronica e di ingegneria dell'informazione e delle telecomunicazioni
Moduli CNR
    Progetti Europei-
    Allegati
    • Programma conferenza
      Descrizione: SoftCOM 2004 Final Program
    • Scansione articolo pubblicato
      Descrizione: Copy of the article form the Conference Proceedings

    Dati storici
    I dati storici non sono modificabili, sono stati ereditati da altri sistemi (es. Gestione Istituti, PUMA, ...) e hanno solo valore storico.
    Area disciplinareInformation Technology & Communications Systems
    Area valutazione CIVRIngegneria industriale e informatica
    Descrizione sintetica del prodottoIn TD-SCDMA systems, multiuser detection (MUD) algorithms are adopted at the base station to reduce multiple access (MAI) and inter-symbol interference (ISI). MMSE MUD algorithms solve a linear problem where the system matrix has a block Toeplitz shape. While exact inversion techniques impose an intolerable computational load, reduced complexity algorithms may be efficiently employed. In this paper we will introduce a novel detector scheme that uses the block Bareiss algorithm and compare it in terms of complexity, performance figures and HW feasibility issues with respect to well know algorithms found in literature. Finally, the most effective algorithm will be implemented using standard VHDL (VHSIC Hardware Description Language) techniques and a FPGA (Field Programmable Gate Array) device will be presented.