Consiglio Nazionale delle Ricerche

Tipo di prodottoArticolo in rivista
TitoloFast Decoding ECC for future memories
Anno di pubblicazione2016
FormatoElettronico
Autore/iAmato P.; Bellini S.; Ferrari M.; Laurent C.; Sforzin M.; Tomasoni A.
Affiliazioni autoriConsiglio Nazionale Delle Ricerche (CNR), Istituto di Elettronica e di Ingegneria dell'Informazione e Delle Telecomunicazioni (IEIIT), Via G. Ponzio 34/5, Milan, 20133, Italy; Micron Semiconductor Italia S.r.l., Via Torri Bianche 24, Vimercate (MB), 20871, Italy; Politecnico di Milano, Dipartimento di Elettronica, Informazione e Bioingegneria (DEIB), Piazza L. da Vinci, Milan, 20133, Italy
Autori CNR e affiliazioni
  • MARCO PIETRO FERRARI
  • ALESSANDRO TOMASONI
Lingua/e
  • inglese
AbstractHigh performance Storage Class Memories could benefit from a fast decoding Error Correcting Code (ECC), able to correct a few errors in just a few nanoseconds. The class of BCH codes provides excellent candidates to play this role. The low latency requirement prevents from adopting iterative or sequential processes in the encoding and decoding phases-as traditionally done for storage application based on Flash NAND technology. Therefore we propose an architecture for fast decoding of double-and triple-error correcting codes. In our architecture any time-consuming iterative computation is eliminated, and the most complex evaluations are isolated and carried in parallel with the other terms, to avoid bottlenecks in the decoder. In particular the Error Locator Polynomial is computed by a combinatorial logic, and its roots are searched by testing all the bits simultaneously. Here we describe a gate level design of these architectures. We also give an in-depth analysis of hardware-oriented implementations of finite field operations, and of bases for element representation.
Lingua abstractinglese
Altro abstract-
Lingua altro abstract-
Pagine da2486
Pagine a2497
Pagine totali12
RivistaIEEE journal on selected areas in communications (Print)
Attiva dal 1983
Editore: Institute of Electrical and Electronics Engineers, - New York, NY.
Paese di pubblicazione: Stati Uniti d'America
Lingua: inglese
ISSN: 0733-8716
Titolo chiave: IEEE journal on selected areas in communications (Print)
Titolo proprio: IEEE journal on selected areas in communications (Print)
Titolo abbreviato: IEEE j. sel. areas commun. (Print)
Titoli alternativi:
  • Institute of Electrical and Electronics Engineers journal on selected areas in communications (Print)
  • I.E.E.E. journal on selected areas in communications (Print)
  • Selected areas in communications (Print)
Numero volume della rivista34
Fascicolo della rivista-
DOI10.1109/JSAC.2016.2603698
Verificato da refereeSì: Internazionale
Stato della pubblicazionePublished version
Indicizzazione (in banche dati controllate)
  • Scopus (Codice:2-s2.0-84988355106)
Parole chiaveDRAM, nonvolatile memory, phase change memory, error correction codes, Galois fields, block codes
Link (URL, URI)http://www.scopus.com/record/display.url?eid=2-s2.0-84988355106&origin=inward
Titolo parallelo-
Data di accettazione-
Note/Altre informazioni-
Strutture CNR
  • IEIIT — Istituto di elettronica e di ingegneria dell'informazione e delle telecomunicazioni
Moduli CNR
    Progetti Europei-
    Allegati