Consiglio Nazionale delle Ricerche

Tipo di prodottoContributo in atti di convegno
TitoloUltra fast, two-bit ECC for emerging memories
Anno di pubblicazione2014
Autore/iAmato P.; Laurent C.; Sforzin M.; Bellini S.; Ferrari M.; Tomasoni A.
Affiliazioni autoriMicron Technology Inc., Vimercate and Agrate Brianza, Italy; Politecnico di Milano, Milano, Italy; CNR-IEIIT, Milano, Italy
Autori CNR e affiliazioni
  • inglese
AbstractEmerging Memories (EMs) could benefit from Error Correcting Codes (ECCs) able to correct a few errors in just a few nanoseconds; for example to cope with failure mechanisms that could arise in new storage physics. Fast ECCs are also desired for eXecuted-in-Place (XiP) and DRAM applications. This paper shows the key elements to implement a BCH code able to correct 2 errors in a page of 256 data bits in no more than 10ns with 180nm-CMOS logic, and with low energy consumption. The decoding time can be further reduced to few ns using smaller gate length logics. Moreover, the proposed solution is soundly rooted in BCH theory, and can be applied to any user data size. Basically the ideas are to avoid the division in the computation of the coefficients of the Error Locator Polynomial (ELP) of the BCH code, to optimize the implementation of the multiplication in the Galois Fields (GF) and to fully implement the decoder in a parallel combinatorial architecture. Such a BCH code has been embedded in a 45nm 1Gbit Phase Change Memory (PCM) device. © 2014 IEEE.
Lingua abstractinglese
Altro abstract-
Lingua altro abstract-
Pagine da1
Pagine a4
Pagine totali-
Numero volume della rivista-
Titolo del volume-
Numero volume della serie/collana-
Curatore/i del volume-
Verificato da refereeSì: Internazionale
Stato della pubblicazionePublished version
Indicizzazione (in banche dati controllate)
  • Scopus (Codice:2-s2.0-84904700834)
Parole chiaveBCH, DRAM, ECC, Emerging Memories, Error Correcting Codes, PCM
Link (URL, URI)
Titolo convegno/congresso2014 IEEE 6th International Memory Workshop (IMW)
Luogo convegno/congressoTaipei, Taiwan
Data/e convegno/congresso18-21 May 2014
Titolo parallelo-
Note/Altre informazioni-
Strutture CNR
  • IEIIT — Istituto di elettronica e di ingegneria dell'informazione e delle telecomunicazioni
Moduli CNR
  • ICT.P07.005.001 : Reti wireless integrate per accesso ad alta velocita'
Progetti Europei-
Articolo pubblicato (documento privato )
Tipo documento: application/pdf