Consiglio Nazionale delle Ricerche

Tipo di prodottoContributo in atti di convegno
TitoloReal-time parallel processor for on-board airborn Synthetic Aperture Radar (SAR)
Anno di pubblicazione1990
Formato
  • Elettronico
  • Cartaceo
Autore/iC. Prati, V. Rampa
Affiliazioni autoriCSTS-CNR, c/o Dipartimento di Elettronica, P.za L. da Vinci 32, 20133 Milano
Autori CNR e affiliazioni
  • VITTORIO RAMPA
Lingua/e
  • inglese
AbstractA real-time modular architecture that implements an airborne synthetic aperture radar (SAR) processor is described. A high-efficiency computation SAR data-focusing algorithm is used in order to design a scalable architecture able to be adapted to different SAR missions. A multiprocessor digital signal processing (DSP) architecture meets both of the requirements of a high computation throughput, imposed by the real-time focusing algorithm, and of a modular onboard airborne structure. The system design is partitioned into the range-focusing circuit and the azimuth-focusing circuit. While the first stage uses a pipeline structure to interconnect the DSP processors, the azimuth subsystem implements a single input/multiple data structure. This permits an easier growth of processing capabilities and limits the inter-processor communications to a reasonable factor.
Lingua abstractinglese
Altro abstract-
Lingua altro abstract-
Pagine da2905
Pagine a2908
Pagine totali4
Rivista-
Numero volume della rivista-
Serie/Collana-
Titolo del volumeProceedings of the IEEE International Symposium on Circuits and Systems 1990 (ISCAS'90)
Numero volume della serie/collana4
Curatore/i del volume-
ISBN-
DOI10.1109/ISCAS.1990.112618
Editore
  • IEEE - Institute of Electrical and Electronics Engineers, Piscataway, N.J. (Stati Uniti d'America)
Verificato da refereeSì: Internazionale
Stato della pubblicazione-
Indicizzazione (in banche dati controllate)
  • ISI Web of Science (WOS) (Codice:A1990BR42P00722)
  • IEEE Xplore digital library (Codice:112618)
Parole chiave-
Link (URL, URI)http://ieeexplore.ieee.org/xpl/articleDetails.jsp?tp=&arnumber=112618
Titolo convegno/congressoIEEE International Symposium on Circuits and Systems 1990 (ISCAS'90)
Luogo convegno/congressoNew Orleans
Data/e convegno/congressoMay 1990
RilevanzaInternazionale
RelazioneContributo
Titolo parallelo-
Note/Altre informazioniIDS Number: BR42P
Strutture CNR
  • IEIIT — Istituto di elettronica e di ingegneria dell'informazione e delle telecomunicazioni
Moduli CNR
    Progetti Europei-
    Allegati
    • Real-time parallel processor for on-board airborn Synthetic Aperture Radar (SAR)
      Descrizione: Published paper