Consiglio Nazionale delle Ricerche

Tipo di prodottoArticolo in rivista
TitoloA high current drive CMOS output stage with a tunable quiescent current limiting circuit
Anno di pubblicazione2003
FormatoCartaceo
Autore/iP. Bruschi; D. Navarrini; M. Piotto
Affiliazioni autoriDipartimento di Ingegneria dell'Informazione, University of Pisa, 56122 Pisa, Italy Dipartimento di Ingegneria dell'Informazione, University of Pisa, 56122 Pisa, Italy Centro di Studio per Metodi e Dispositivi per Radiotrasmissioni--CNR, 56122 Pisa, Italy
Autori CNR e affiliazioni
  • MASSIMO PIOTTO
Lingua/e
  • inglese
AbstractA CMOS output stage based on a complementary common source with an original quiescent current limiting circuit is presented. The quiescent current can be varied over a wide range by means of a control current with no need to modify the transistor aspect ratios. The output stage has been coupled to a conventional complementary input stage to form a rail-to-rail buffer. A proto-type with the inclusion of auxiliary pins for biasing and current monitoring purposes has been designed using the 1- m double-polysilicon BCD3S process of STMicroelectronics. On a single 5-V power supply, the maximum output current is 20 mA. The ampli-fier, biased for a total power dissipation of 1 mW, exhibits a total harmonic distortion of 58 dB at 1 kHz with 4-V peak-to-peak on a 330- load. Correct operation of the quiescent current limiting circuit has been demonstrated for a minimum supply voltage of 2.2 V.
Lingua abstractinglese
Altro abstract-
Lingua altro abstract-
Pagine da1416
Pagine a1420
Pagine totali-
RivistaIEEE journal of solid-state circuits
Attiva dal 1966
Editore: Institute of Electrical and Electronics Engineers, - New York, N.Y.
Paese di pubblicazione: Stati Uniti d'America
Lingua: inglese
ISSN: 0018-9200
Titolo chiave: IEEE journal of solid-state circuits
Titolo proprio: IEEE journal of solid-state circuits.
Titolo abbreviato: IEEE j. solid-state circuits
Titoli alternativi:
  • Journal of solid state circuits
  • IEEE journal of solid state circuits
  • Journal of solid-state circuits
Numero volume della rivista38
Fascicolo della rivista8
DOI10.1109/JSSC.2003.814425
Verificato da refereeSì: Internazionale
Stato della pubblicazione-
Indicizzazione (in banche dati controllate)
  • ISI Web of Science (WOS) (Codice:000184371400015)
  • Scopus (Codice:2-s2.0-0042195869)
Parole chiaveClass AB, low voltage, operational amplif., quiescent current
Link (URL, URI)-
Titolo parallelo-
Data di accettazione-
Note/Altre informazioni-
Strutture CNR
  • IEIIT — IEIIT - UOS di Pisa
Moduli CNR-
Progetti Europei-
Allegati
  • A high current drive CMOS output stage with a tunable quiescent current limiting circuit

Dati associati a vecchie tipologie
I dati associati a vecchie tipologie non sono modificabili, derivano dal cambiamento della tipologia di prodotto e hanno solo valore storico.
Editore
  • IEEE, Institute of electrical and electronics engineers, New York (Stati Uniti d'America)

Dati storici
I dati storici non sono modificabili, sono stati ereditati da altri sistemi (es. Gestione Istituti, PUMA, ...) e hanno solo valore storico.
Area disciplinareElectrical & Electronics Engineering
Area valutazione CIVRScienze e tecnologie per una società dell'informazione e della comunicazione
Rivista ISIIEEE JOURNAL OF SOLID-STATE CIRCUITS [42196J0]
Descrizione sintetica del prodottoA CMOS output stage based on a complementary common source with an original quiescent current limiting circuit is presented. The quiescent current can be varied over a wide range by means of a control current with no need to modify the transistor aspect ratios. The output stage has been coupled to a conventional complementary input stage to form a rail-to-rail buffer. A proto-type with the inclusion of auxiliary pins for biasing and current monitoring purposes has been designed using the 1- m double-polysilicon BCD3S process of STMicroelectronics. On a single 5-V power supply, the maximum output current is 20 mA. The ampli-fier, biased for a total power dissipation of 1 mW, exhibits a total harmonic distortion of 58 dB at 1 kHz with 4-V peak-to-peak on a 330- load. Correct operation of the quiescent current limiting circuit has been demonstrated for a minimum supply voltage of 2.2 V.