Consiglio Nazionale delle Ricerche

Tipo di prodottoArticolo in rivista
TitoloA Systolic Accelerator for Parametric Surface Modelling
Anno di pubblicazione1991
Formato
  • Elettronico
  • Cartaceo
Autore/iA. Valenzano; P. Montuschi, L. Ciminiera
Affiliazioni autoriP. Montuschi, L. Ciminiera: Dip. di Automatica e Informatica, Politecnico di Torino, Torino, Italy A. Valenzano: Centro di Studi per l'Elaborazione Numerale dei Segnali, CNR, Torino, Italy
Autori CNR e affiliazioni
  • ADRIANO VALENZANO
Lingua/e
  • inglese
AbstractTwo classes of systolic architectures are presented that are able to compute bicubical B-spline or Bezier polynomial coefficients and carry out polynomial evaluations. Using a pair of full arrays it is possible to compute all the coefficients in parallel, and to evaluate the polynomials for a given surface, as well as provide a speedup factor of more than 1500 compared with the single processor computation. An alternative solution is to partition both tasks into smaller sub-tasks so that a reduced size of the array is required. This allows a reasonable tradeoff between the speed needs and the VLSI implementation requirements to be achieved.
Lingua abstractinglese
Altro abstract-
Lingua altro abstract-
Pagine da223
Pagine a231
Pagine totali9
RivistaIEE proceedings. Part E. Computers and digital techniques
Attiva dal 1980 al 1993
Editore: Institution of Electrical Engineers, - Stevenage, Herts.
Paese di pubblicazione: Regno Unito
Lingua: inglese
ISSN: 0143-7062
Titolo chiave: IEE proceedings. Part E. Computers and digital techniques
Titolo proprio: IEE proceedings.
Titolo abbreviato: IEE proc. E
Titoli alternativi:
  • Computers and digital techniques
  • Institution of Electrical Engineers proceedings.
  • Part E,
  • Computers and digital techniques
Numero volume della rivista138
Fascicolo della rivista4
DOI-
Verificato da refereeSì: Internazionale
Stato della pubblicazione-
Indicizzazione (in banche dati controllate)
  • ISI Web of Science (WOS) (Codice:FW621)
  • Scopus (Codice:2-s2.0-0026187397)
Parole chiavecomputer graphics, parallel architectures, parallel programming, splines (mathematics), systolic arrays
Link (URL, URI)http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=81900
Titolo parallelo-
Data di accettazione-
Note/Altre informazioni-
Strutture CNR
  • IEIIT — Istituto di elettronica e di ingegneria dell'informazione e delle telecomunicazioni
Moduli CNR-
Progetti Europei-
Allegati
  • A Systolic Accelerator for Parametric Surface Modelling

Dati associati a vecchie tipologie
I dati associati a vecchie tipologie non sono modificabili, derivano dal cambiamento della tipologia di prodotto e hanno solo valore storico.
Editore
  • IEE The Institution of Electrical Engineers, London (Regno Unito)