@prefix prodottidellaricerca: . @prefix istituto: . @prefix prodotto: . istituto:CDS029 prodottidellaricerca:prodotto prodotto:ID20527 . @prefix pubblicazioni: . @prefix unitaDiPersonaleInterno: . unitaDiPersonaleInterno:MATRICOLA8831 pubblicazioni:autoreCNRDi prodotto:ID20527 . @prefix modulo: . modulo:ID2241 prodottidellaricerca:prodotto prodotto:ID20527 . @prefix rdf: . @prefix retescientifica: . prodotto:ID20527 rdf:type retescientifica:ProdottoDellaRicerca , prodotto:TIPO1101 . @prefix rdfs: . prodotto:ID20527 rdfs:label "A fabrication process for a silicon tunnel barrier with self aligned gate (Articolo in rivista)"@en . @prefix xsd: . prodotto:ID20527 pubblicazioni:anno "2006-01-01T00:00:00+01:00"^^xsd:gYear ; pubblicazioni:doi "10.1016/j.mee.2006.01.179"^^xsd:string . @prefix skos: . prodotto:ID20527 skos:altLabel "
G. Pennelli, M. Piotto (2006)
A fabrication process for a silicon tunnel barrier with self aligned gate
in Microelectronic engineering; ELSEVIER SCIENCE BV, PO BOX 211, 1000 AE AMSTERDAM, NETHERLANDS, AMSTERDAM (Paesi Bassi)
"^^rdf:HTML ; pubblicazioni:autori "G. Pennelli, M. Piotto"^^xsd:string ; pubblicazioni:paginaInizio "1559"^^xsd:string ; pubblicazioni:paginaFine "1562"^^xsd:string ; pubblicazioni:numeroVolume "83"^^xsd:string . @prefix ns11: . prodotto:ID20527 pubblicazioni:rivista ns11:ID443369 ; pubblicazioni:numeroFascicolo "4-9"^^xsd:string ; skos:note "Scopu"^^xsd:string , "ISI Web of Science (WOS)"^^xsd:string ; pubblicazioni:affiliazioni "Dipartimento di Ingegneria dell' Informazione, Universit\u00E0 di Pisa, Via G. Caruso, I-56122 Pisa, Italy\nIEIIT - Pisa, CNR, Via G. Caruso, I-56122 Pisa, Italy"^^xsd:string ; pubblicazioni:titolo "A fabrication process for a silicon tunnel barrier with self aligned gate"^^xsd:string ; prodottidellaricerca:abstract "A process for fabricating a device based on tunneling through a very thin vertical silicon membrane is presented. The process has been developed on a ?1 1 0? oriented silicon wafer using high resolution e-beam lithography and KOH anisotropic etching to define the structure. A single evaporation step allows the fabrication of both the source-drain contacts and a control gate self aligned to the top of the silicon membrane. A vertical silicon membrane with a thickness of 15 nm has been obtained."@en . @prefix ns12: . prodotto:ID20527 pubblicazioni:editore ns12:ID11865 ; prodottidellaricerca:prodottoDi modulo:ID2241 , istituto:CDS029 ; pubblicazioni:autoreCNR unitaDiPersonaleInterno:MATRICOLA8831 . @prefix parolechiave: . prodotto:ID20527 parolechiave:insiemeDiParoleChiave . ns11:ID443369 pubblicazioni:rivistaDi prodotto:ID20527 . ns12:ID11865 pubblicazioni:editoreDi prodotto:ID20527 . parolechiave:insiemeDiParoleChiaveDi prodotto:ID20527 .